

4) Si riporti nel box lo schema a blocchi del circuito descritto dal codice sottostante


```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity My_ent is
  port (  a,b: in std_logic_vector(3 downto 0);
         clk: in std_logic;
         q: out std_logic_vector(3 downto 0));
end My_ent;
architecture My_arc of My_ent is
  signal c,d: std_logic_vector(3 downto 0);
  begin
    p1: process ( clk )
  begin
    if clk'event and clk = '1' then
      c <= c + "0001";
    end if;
  end process p1;

  p2: process ( c,a )
  begin
    d <= c+a;
  end process p2;

  p3: process ( a,b,c,d )
  begin
    if c (1 downto 0) = "00" then q <= a;
    elsif c (1 downto 0) = "01" then q <= b;
    elsif c (1 downto 0) = "10" then q <= c;
    else q <= d;
    end if;
  end process p3;
end My_arc;
```

5) Lo schema riportato sotto rappresenta la matrice di una ROM mascherata, in tecnologia NMOS, con 2 linee di indirizzo (x_0, x_1) e 4 linee dati (y_0, y_1, y_2, y_3). Completare lo schema con:

- 1) I carichi dinamici collegati tra la linea di alimentazione 5V e le colonne y .
- 2) I transistor all'interno della matrice per realizzare la configurazione riportata nella tabella della verità.



x_1	x_0	y_3	y_2	y_1	y_0
0	0	1	1	0	1
0	1	1	1	1	1
1	0	0	0	1	0
1	1	0	1	0	1

0 => Tensione nulla (0V)

1 => Tensione di alimentazione (5V)

6) Si descrivano le caratteristiche che deve avere un microcontrollore rispetto ad un microprocessore.

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

7) Si descrivano le fasi di creazione di un transistor NPN verticale

.....

.....

.....

.....

.....

.....

.....

.....

.....

[illegible]